数字电子钟的电路设计,数字电子钟的电路设计专科论文

数字逻辑电路设计课程设计之数字电子钟

二）设计方案及工作原理 数字电子钟的逻辑框图如图1所示。它由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，然后经过分频器输出标准秒脉冲。

课程名称：数字电子钟的设计。内容：设计并制作一台数字电子钟，完成设计说明书。设计内容及要求：设计内容：要求由所学的数字电子知识以及查阅有关资料设计并制作出一台数字电子钟。而且要完成电路的装配和调试。

数字电子钟的设计 数字电子钟的设计方法有多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。

基本要求：能利用现有的硬件系统设计一个至少能显示分、秒的控制电路。分和秒均用两位数码管指示，并具有调时、复位功能；扩展要求：能同时显示小时（两位数码管）并能调节小时功能；具有闹钟定时功能。

跪求数字电子钟逻辑电路设计

掌握数字钟的设计方法；熟悉集成电路的使用方法。

为了简化数子电子钟的电路，需要将图765的24/12二进制计数器的线框内电路转换为子电路，方法与上面六二进制的分计数器一样，用子电路表示24/12进同步计数器如图7。

周为七进制数，按人们一般的概念一周的显示日期“日、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1所示。

设计目的 熟悉集成电路的引脚安排。 掌握各芯片的逻辑功能及使用方法。 了解面包板结构及其接线方法。 了解数字钟的组成及工作原理。 熟悉数字钟的设计与制作。

将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲，这样就可以组成最基本的电路。

二）设计方案及工作原理 数字电子钟的逻辑框图如图1所示。它由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，然后经过分频器输出标准秒脉冲。

数字钟课程设计原理图以及制作方法

1、该数字钟由8031单片机控制，采用24小时制计时，利用开发机上的六个LED显示器来显示时、分和秒，使用P1端口中的P0端口线实现整点报时功能；使用P3端口的P0实现闹钟功能。其硬件原理图如图一所示。

2、根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。

3、电子学课程设计报告 ——带有整点报时的数字钟设计与制作 指导教师___戴伏生___学号___姓名___ 设计的性质、目的和任务 设计课题要求 （1）构造一个24小时制的数字钟。要求能显示时、分、秒。

4、校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

5、数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。

6、数字钟的基本工作原理：数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家万户。

标签：电子钟电路设计数字专科论文