全数字锁相环设计,数字锁相环配置接口

全数字锁相环的组成结构

数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。

．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。

锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。

参见下图，锁相环是由鉴相器（PD）、低通滤波器（LPF）、压控振荡器（VCO）组成闭环控制回路，英文全称Phase-locked Loop，简称PLL。

在基准时钟的作用下，每一个时钟周期存贮在相位字寄存器里的值都由相位累加器进行累加，相位果加器的输出作为查找表的输人，从而得到相对应的幅度值。根据奈奎斯特采样定律，输出信号的频率应小于基准时钟的1/2。

锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。锁相环一般由三部分组成压控振荡器、滤波器和鉴相器。

标签：数字接口配置设计