基于fpga的除法器设计,fpga除法运算资源消耗太大

需要cpld和fpga的详细说明

1、逻辑结构不同：CPLD类似PAL、GAL，拥有丰富的组合逻辑电路资源。FPGA：类似门阵列，拥有丰富的触发器、存储器资源；CPU、DSP等IP核。集成度不同：CPLD：500~50000门；CPLD：500~50000门；FPGA：1K~10M门。

2、FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

3、FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。

4、FPGA器件更适合于实现规模更大，寄存器更加密集的针对数据路径处理的复杂没计，FPGA器件具有更加灵活的布线策略，更多的输入/输出引脚数目。

5、另外一种方法是用CPLD（复杂可编程逻辑器件备）。 1）采用FPGA设计ASIC电路（特定用途集成电路），用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I/O引脚。

...和现场可编程逻辑阵列设计(FPGA)和两者的区别

FPGA与单片机的区别主要在于硬件结构和设计灵活性方面。FPGA（现场可编程逻辑门阵列）和单片机（微控制器）在硬件实现和可编程性上存在显著区别。

在结构上，CPLD和FPGA有一些显著的区别。CPLD通常采用可编程逻辑模块（PLD）和可编程互连模块（ICM）相结合的方式，其中PLD用于实现逻辑功能，而ICM用于实现逻辑模块之间的连接。

设计方式：- FPGA芯片：FPGA是一种可编程的硬件设备，它的逻辑门和连接在制造后可以根据用户的需要进行编程和重新配置。用户可以使用硬件描述语言（如VHDL或Verilog）编写逻辑代码，然后将其合成到FPGA芯片中。

关于fpga的除法

1、取数据的低位，把高位抛弃除法运算时：除法和减法都是缩小数据，得到的最后结果如果要比原来的位宽小的时候，那取数据的低位，把高位抛弃，取低位的位宽数和输出结果的位宽数一致就行。

2、乘除的乘除数好像都要是2的几次方，被乘除数为整数类型，结果也为整数，加减的话没有要求，你上面写的a，b可以直接加减，还有，不同类型的加减法的话，必须要运算符重载，也就是要，use ieee.std_logic_unsigned.all。

3、即使使用VHDL语言描述十进制数的加减乘除，也会在综合时产生相应的加（减）法器、乘法器或者除法器的。硬件实现算数运算一定会由相应的硬件运算部件来完成的。

4、在 FPGA 中实现除法器需要使用特定的硬件电路，并使用一种叫做“位除法”的方法来进行除法运算。这种方法的基本原理是通过一系列的位移和减法运算来模拟除法运算。由于这需要设计硬件电路，所以无法提供完整的代码。

5、个人愚见：比如FPGA处理a[7：0]/b[7：0]的话，a[7：0]比b[7：0]小，得到的结果是0到1之间。所以在除时将被除数即a[7：0]后面添几位0，得到的结果就有几位小数。

标签：除法法器fpga运算消耗